Das Fraunhofer-Institut für Photonische Mikrosysteme IPMS präsentiert vom 10. bis 13. November 2026 auf der Semicon Europa in München Forschungsergebnisse zur Verbindung unterschiedlicher Halbleitertechnologien und zur Senkung des Energieverbrauchs elektronischer Systeme. Im Mittelpunkt stehen Verfahren zur Chiplet-Integration, photonische Bauelemente und nichtflüchtige Speicher. Die Entwicklungen reichen von Fertigungsprozessen auf Wafer-Ebene bis zu Systemtechnologien, mit denen sich spezialisierte Komponenten zu leistungsfähigen Gesamtsystemen zusammenführen lassen.
Der Messeauftritt bündelt aktuelle Arbeiten aus den europäischen Pilotlinien APECS und Fames. Einen konkreten Entwicklungsfortschritt meldet das Institut bei der quasi-monolithischen Integration: Im Rahmen von APECS gelang erstmals die Einbettung von Chiplets in einen Siliziumwafer. Daneben zeigt das Fraunhofer IPMS Technologien, die Partner für eigene Schaltungsentwürfe und die Erprobung anwendungsspezifischer Lösungen nutzen können.
APECS soll industrienahen Zugang zur heterogenen Integration schaffen
Chiplet-Integration bezeichnet das Zusammenführen einzelner, spezialisierter Halbleiterkomponenten zu einem gemeinsamen System. Unterschiedliche Funktionen müssen dabei nicht auf einem einzigen Chip gefertigt werden. Stattdessen lassen sich etwa Rechenlogik, Speicher, Sensoren und photonische Bauelemente kombinieren, die auf unterschiedlichen Technologien beruhen. Die technische Aufgabe besteht darin, diese Komponenten mit hoher Verbindungsdichte zusammenzuführen.
Die europäische Pilotlinie APECS steht für Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems. Sie gehört zur Initiative Chips for Europe im Rahmen des EU Chips Act und wird unter Leitung der Forschungsfabrik Mikroelektronik Deutschland, kurz FMD, gemeinsam mit weiteren europäischen Partnern aufgebaut. Unternehmen sollen dadurch industrienahen Zugang zu Advanced Packaging und heterogener Integration erhalten. Als Mitglied des FMD-Verbunds bringt das Fraunhofer IPMS Kompetenzen in Waferbearbeitung, Integrationstechnologie und Systementwicklung ein.
Prof. Wenke Weinreich, Institutsleiterin des Fraunhofer IPMS, beschreibt die Anforderungen: «Künftige Halbleitersysteme werden zunehmend durch das Zusammenspiel spezialisierter Komponenten bestimmt. Entscheidend ist, Chiplets z. B. mit Speicher- oder photonischen Funktionen effizient zu integrieren und die dafür erforderlichen Prozesse unter industrienahen Bedingungen zu erproben. Auch halten Back-End-Prozesstechnologien Einzug in die Front-End-Fertigung von hochkomplexen Chips. Gemeinsam können damit leistungsfähige und zugleich energieeffiziente Systeme entstehen».
2,5D-Integration verbindet Chiplets über einen Interposer
Bei der 2,5D-Integration werden mehrere Chiplets nebeneinander auf einem Interposer angeordnet, der als hochdichte elektrische Verbindungsebene dient und seinerseits auf einem Substrat sitzt. Der Interposer ermöglicht kurze Verbindungswege zwischen den Komponenten. Das Verfahren richtet sich insbesondere an Funktionen, zwischen denen viele Daten ausgetauscht werden müssen, etwa Sensoren und Speicher.
Nach Angaben des Fraunhofer IPMS ermöglicht die Verbindung über einen Interposer einen Datenaustausch, der mit der Integration auf einem einzelnen Chip vergleichbar ist. Rechenlogik, Speicher und spezialisierte Funktionen können dadurch modular in einem kompakten System zusammenarbeiten. Die einzelnen Chiplets lassen sich zugleich in unterschiedlichen Technologien fertigen.
Der Unterschied zur 3D-Integration liegt in der räumlichen Anordnung: Bei der 2,5D-Variante befinden sich die Komponenten nebeneinander, nicht vertikal übereinander. Das Fraunhofer IPMS entwickelt dafür Prozess- und Integrationstechnologien auf 200-mm- und 300-mm-Wafern. Die Arbeiten sollen eine Grundlage für skalierbare Chiplet-Systeme und komplexe heterogene Systemarchitekturen bilden.
Quasi-monolithische Integration erreicht ersten Meilenstein
Quasi-monolithische Integration, kurz QMI, bezeichnet einen Ansatz, bei dem Chiplets in speziell strukturierte Aussparungen eines Siliziumwafers eingebettet werden. Diese Aussparungen heißen Pockets. Nach dem Einsetzen wird die Oberfläche planarisiert und für die anschließende Verdrahtung auf Waferebene vorbereitet.
Anders als bei der 2,5D-Integration sitzen die Chiplets damit nicht nebeneinander auf einer separaten Verbindungsebene, sondern werden in den Siliziumwafer eingebettet. QMI verbindet die Modularität von Chiplet-Systemen mit der hohen Integrationsdichte waferbasierter Fertigung. Unterschiedliche Chipkomponenten sollen so in einem gemeinsamen Fertigungsprozess zusammengeführt werden.
Das Fraunhofer IPMS hat innerhalb der APECS-Pilotlinie erstmals gezeigt, dass sich Chiplets auf diese Weise in einen Siliziumwafer integrieren lassen. Das Institut ordnet den Nachweis als ersten kritischen Meilenstein seiner QMI-Roadmap ein. Der gemeldete Entwicklungsstand betrifft damit die erfolgreiche Einbettung; die anschließende Vorbereitung der Oberfläche und die Verdrahtung gehören zum beschriebenen Integrationsablauf.
Photonische Plattform für zwei Wafergrößen verfügbar
Für integrierte photonische Systeme entwickelt das Fraunhofer IPMS elektrooptische Bauelemente und CMOS-kompatible Fertigungstechnologien auf 200-mm- und 300-mm-Wafern. Eine zentrale Grundlage ist eine Siliziumnitrid-Wellenleiterplattform, kurz SiN, die für beide Wafergrößen zur Verfügung steht. Als Einsatzfelder nennt das Institut Sensorik, Datenverarbeitung und Quantentechnologien.
Die SiN-Plattform weist nach Institutsangaben sehr geringe optische Verluste über ein breites Wellenlängenspektrum auf. Dieses reicht vom sichtbaren Licht bis in den mittleren Infrarotbereich. Damit bildet die Plattform eine Basis für komplexe photonische Schaltkreise, hochempfindliche photonische Biosensoren und Anwendungen im Photonic Computing.
Weitere Arbeitsfelder sind Quantentechnologien und die hybride Integration mit aktiven Bauelementen. Elektronische und optische Funktionen werden dabei auf Waferebene integriert. Dieser Fertigungsansatz soll eine kosteneffiziente Herstellung der resultierenden Bauelemente in großen Stückzahlen ermöglichen.
Ferroelektrische Speicher arbeiten mit weniger als einem Volt
Im Bereich nichtflüchtiger Speicher stellt das Fraunhofer IPMS innerhalb seines Pilotlinienangebots ferroelektrische Technologien auf Basis von Hafniumoxid bereit. Das Portfolio umfasst FRAM- und FeFET-Technologien sowie Referenzdesigns für eingebettete Datenspeicher und KI-Beschleunigerschaltungen. Die Arbeiten konzentrieren sich auf die Weiterentwicklung von Bauelementen und Prozessmodulen sowie deren Einbindung in etablierte Halbleiterfertigungsprozesse.
Als technische Eckdaten nennt das Institut Betriebsspannungen von unter einem Volt und Schaltzeiten im Nanosekundenbereich. Die Speicher verbinden nichtflüchtige Informationsspeicherung mit hoher Zyklenfestigkeit und Zuverlässigkeit. Speziell entwickelte ferroelektrische Schichtstapel sollen Leistungsfähigkeit und Stabilität auch unter anspruchsvollen Bedingungen sicherstellen, beispielsweise bei erhöhten Temperaturen.
Die vorgesehenen Einsatzfelder umfassen eingebettete Anwendungen, intelligente Sensorsysteme und energieeffiziente Edge-Computing-Lösungen. In diesen Anwendungen müssen schnelle Datenverarbeitung, geringer Energieverbrauch und dauerhafte Datenspeicherung auf engem Raum zusammenkommen.
Partner können eigene Schaltungen fertigen und prüfen lassen
Externe Partner und Interessenten erhalten Zugang zu den Speichertechnologieplattformen einschließlich eines Designzugriffs. Sie können eigene Schaltungsentwürfe und Teststrukturen platzieren, fertigen lassen und anschließend für anwendungsspezifische Lösungen oder Demonstratoren evaluieren. Der Zugang umfasst damit nicht nur die Nutzung vorhandener Referenzdesigns, sondern auch die Umsetzung eigener Entwürfe.
Das Fraunhofer IPMS unterstützt die Arbeiten von der Designanpassung über die Fertigung bis zur elektrischen Charakterisierung der Bauelemente. Für die Überführung neuer Technologien in Anwendungen betont Institutsleiterin Weinreich die Bedeutung verlässlicher Prozessketten und industrienaher Erprobungsmöglichkeiten.
Messeauftritt vom 10. bis 13. November in München
Das Fraunhofer IPMS ist auf der Semicon Europa 2026 in Halle B1 am Gemeinschaftsstand mit Silicon Saxony vertreten. Die Standnummer lautet B1 221. Persönliche Gesprächstermine am Stand können bereits vor der Messe über die Website des Instituts vereinbart werden.
Weitere Informationen auf: www.ipms.fraunhofer.de
Quelle: Fraunhofer IPMS
Häufig gestellte Fragen
Worin unterscheiden sich 2,5D-Integration und quasi-monolithische Integration?
Bei der 2,5D-Integration liegen mehrere Chiplets nebeneinander auf einem Interposer, der als hochdichte elektrische Verbindungsebene dient. Bei der quasi-monolithischen Integration werden Chiplets hingegen in strukturierte Aussparungen eines Siliziumwafers eingebettet. Anschließend wird die Oberfläche planarisiert und für die Verdrahtung auf Waferebene vorbereitet.
Welchen Meilenstein hat das Fraunhofer Ipms bei der Chiplet-Integration erreicht?
Innerhalb der europäischen Pilotlinie APECS hat das Fraunhofer Ipms erstmals gezeigt, dass sich Chiplets in einen Siliziumwafer einbetten lassen. Das Institut bezeichnet diesen Nachweis als ersten kritischen Meilenstein seiner Roadmap zur quasi-monolithischen Integration. Der gemeldete Fortschritt betrifft die erfolgreiche Einbettung, nicht die abgeschlossene Verdrahtung.
Welche Eigenschaften nennt das Fraunhofer Ipms für seine ferroelektrischen Speicher?
Das Institut nennt Betriebsspannungen unter einem Volt und Schaltzeiten im Nanosekundenbereich. Die auf Hafniumoxid basierenden FRAM- und FeFET-Technologien verbinden nach Institutsangaben nichtflüchtige Speicherung mit hoher Zyklenfestigkeit und Zuverlässigkeit. Vorgesehene Einsatzfelder sind eingebettete Anwendungen, intelligente Sensorsysteme und energieeffizientes Edge Computing.